SSC通常用于同步的数字系统（包括USB 3.0），以降低电磁干扰（EMI）。如果没有SSC，数字信号的频谱在其载频（即5 Gbits/s）及其谐波上将出现高能的尖峰值，可能会超过法规限制（图7）。
极低的插入损耗。
产品描述迪赛康USB3.0测试夹具专门为USB3.0接口测试设计，SI特性符合USB3.0协议，阻抗一致性优异，支持USB-A连接器。此测试夹具可用于信号 速率，抖动，眼图，上升/下降沿等电气 性能测试，完全符合USB3.0规范。
五、上海精汐电子租赁流程：
1、客户询问、官网、微信留言
2、协助客户选择设备及配置
3、租金可跟据租期长短给予不同优惠
4、达成合作意向,签署租赁合同
5、免费送货上门（仅支持小件）
6、按客户要求调试仪器及进行技术指导
您可以在上海精汐电子网上留言，您也可以亲临上海精汐电子详谈相关事宜
力科于2009年4月发布了USB3.0的物理层测试解决方案，能提供端到端的互操作测试和兼容性测试，包括了Transmitter测试、Receiver测试、TDR测试。此外，力科还提供了业界的USB3.0协议层测试方案。
如图2左下部分所示为示波器测量的USB3.0信号去嵌后测量到的眼图，图1右下部分是示波器直接测量到的眼图（即未作夹具去嵌的眼图），相比后者，前者的上升下降沿更陡峭，眼轮廓清晰，眼张得更开。从这个比较图中可以看到力科的去嵌技术可以消除测试夹具的负面作用。使用夹具去嵌功能后，可以更加准确的测量电压摆幅和去加重的比值。
6. 误码测试与抖动容限测量
CTLE实现方案的设计要比其它技术简单，能耗要低于其它技术。然而，在某些情况下，由于适应性、精度和噪声放大方面的限制，仅仅使用CTLE实现方案可能是不够的。其它技术包括前向反馈均衡（FFE）和判定反馈均衡（DFE），通过对数据样点加权一些补偿系数来补偿通道损耗。
从眼图上可以看到，在没有去加重时，所有比特位的幅度理论上是相同的。有了去加重，跳变位比非跳变位的幅度要高，有效地提高了信号的高频成分。
尽管设备或主机中的接收机均衡电路与实现方案有关，但USB 3.0标准为一致性测试规定了CTLE （图8）。参考接收机必须实现这个CTLE，如误码率测试仪（BERT）或示波器，然后才能进行一致性测试测量（同时用于发射机测试及本例的接收机压力眼图校准），其通常采用软件仿真的形式。
上海精汐电子
保留在没有通知或提示的情况下对本手册内容进行修改的权利
SI性能优化至5Gbps，符合USB3.0协议。
